通常，除了影響整個(gè)系統(tǒng)穩(wěn)定性和可靠性的電源精度外，更高精度的電源還可以幫助我們降低系統(tǒng)功耗。 FPGA制造商繼續(xù)使用更高級(jí)的工藝來減少器件功耗并提高性能。
同時(shí)，F(xiàn)PGA對(duì)電源的精度有更嚴(yán)格的要求。電壓必須保持在非常嚴(yán)格的公差范圍內(nèi)。
如果電源電壓范圍超出規(guī)格要求，將影響FPGA的可靠性，甚至導(dǎo)致FPGA的故障。無論是英特爾（Altera）FPGA還是Xilinx FPGA，數(shù)據(jù)手冊(cè)中都明確規(guī)定了電源精度要求，而最苛刻的要求是內(nèi)核和高速收發(fā)器的電源。
例如，英特爾的Cyclone V，Cyclone 10 GX，Arria10和Stratix 10要求電源精度在±30mV之內(nèi)。 Arria10內(nèi)核和發(fā)送器電源要求（±30mV）：Stratix10內(nèi)核和發(fā)送器電源要求（±30mV）：如果Stratix10需要支持26.6G收發(fā)器，則收發(fā)器的電源精度必須在±20mV范圍內(nèi)：Xilinx＆＃39; ■Artix 7，Kintex7，Virtex 7和其他設(shè)備也要求電源精度在±30mV之內(nèi)，而KU +和VU +設(shè)備要求電源精度在±22mV之內(nèi)。
Kintek Ultrascale +的內(nèi)核和發(fā)送器數(shù)據(jù)表功耗要求（±22mV）：可以看出，新一代FPGA的電源精度約為±20-30mv，已經(jīng)是最高精度之一。單板上要求苛刻的設(shè)備。
向上。由于理論上計(jì)算出了輸出精度，因此它沒有考慮單板PCB布線和其他外部設(shè)備引入的干擾和誤差。
因此，在設(shè)計(jì)實(shí)際產(chǎn)品時(shí)，電源的輸出精度不僅必須滿足數(shù)據(jù)手冊(cè)中的要求，而且還必須保留一定量。保證金，通常在設(shè)計(jì)中，我們將保留50％-100％的保證金，以確保系統(tǒng)長期可靠地運(yùn)行。
電源的穩(wěn)態(tài)直流精度和計(jì)算方法電源的穩(wěn)態(tài)直流精度主要取決于兩個(gè)因素：電壓調(diào)整精度和輸出電壓紋波。這里有一個(gè)誤會(huì)。
許多工程師僅使用DC-DC數(shù)據(jù)表中的電壓輸出精度來判斷器件是否滿足要求。實(shí)際上，這是不正確的。
首先，許多DC-DC需要一個(gè)外部反饋電阻來確定最終輸出電壓。數(shù)據(jù)手冊(cè)中的電壓調(diào)整精度是指芯片本身的輸出精度，并不計(jì)算反饋電路引入的偏差。
其次，器件數(shù)據(jù)手冊(cè)上的電壓輸出精度不包括輸出電壓紋波，必須將兩者疊加才能獲得正確的直流穩(wěn)態(tài)精度。電源的正確穩(wěn)態(tài)DC精度的計(jì)算公式如下：電源的DC穩(wěn)態(tài)精度=設(shè)備輸出精度（此處，需要在全溫度和滿負(fù)載下的精度。
僅適用于許多設(shè)備手冊(cè)給出典型值，所以要小心）+？由外部反饋電阻的精度引起的紋波+誤差。高精度電源對(duì)降低FPGA功耗的影響。
讓我們舉個(gè)例子。 FPGA的建議典型工作電壓為0.85V，最高工作電壓為0.88V，最低工作電壓為0.82V。
假定電源DC-DC的實(shí)際穩(wěn)態(tài)DC精度如果為±30mV，則DC-DC必須精確地工作在0.85V。如果電壓較低，則將低于FPGA對(duì)電壓下限的要求。