FinFET在22nm節(jié)點(diǎn)的首次商業(yè)化帶來了制造“大腦”中的晶體管-微動(dòng)開關(guān)的顛覆性變化。

芯片。

與先前的平面晶體管相比，由“鰭”形成的溝道被去除。

與閘門的三個(gè)側(cè)面接觸更容易控制。

但是，隨著3nm和5nm技術(shù)節(jié)點(diǎn)面臨的問題不斷累積，F(xiàn)inFET的有效性已達(dá)到極限。

晶體管縮放的難度在每個(gè)技術(shù)節(jié)點(diǎn)，設(shè)備制造商都可以減小器件面積，降低成本和功耗，并通過縮小晶體管來實(shí)現(xiàn)性能提升。

此方法也稱為PPAC（功率，性能，面積，成本）縮放。

但是，進(jìn)一步減小FinFET的尺寸將限制驅(qū)動(dòng)電流和靜電控制能力。

在平面晶體管中，可以增加溝道寬度以驅(qū)動(dòng)更多電流并提高導(dǎo)通和關(guān)斷速度。

然而，隨著CMOS設(shè)計(jì)的發(fā)展，標(biāo)準(zhǔn)單元的軌道高度持續(xù)減小，這導(dǎo)致“鰭”的尺寸的限制，并且基于5nm以下的節(jié)點(diǎn)制造的單鰭器件將不能。

提供足夠的驅(qū)動(dòng)電流。

另外，盡管“鰭”的三個(gè)側(cè)面都可以相互連接。

由門控制，仍然有一側(cè)不受控制。

隨著柵極長(zhǎng)度的縮短，短溝道效應(yīng)將更加明顯，并且更多的電流將通過器件底部的非接觸部分泄漏。

因此，尺寸較小的設(shè)備將無法滿足功耗和性能要求。

用納米片代替鰭片全封閉柵極（GAA）是一種改進(jìn)的晶體管結(jié)構(gòu)，其中通道的所有側(cè)面都與柵極接觸，因此可以實(shí)現(xiàn)連續(xù)縮放。

具有這種結(jié)構(gòu)的晶體管稱為全封閉柵極（GAA）晶體管，并且已經(jīng)出現(xiàn)了這種晶體管的許多變體。

早期的GAA設(shè)備使用垂直堆疊納米薄片的方法，即將水平放置的薄片彼此分開放置在網(wǎng)格中。

與FinFET相比，此方法下的溝道更易于控制。

與FinFET必須排列多個(gè)鰭以增加電流不同，GAA晶體管只需要垂直堆疊幾個(gè)納米片，并允許柵極包裹溝道以獲得更強(qiáng)的載流能力。

這樣，僅需縮放這些納米薄片就可以進(jìn)行調(diào)整以滿足晶體管尺寸的特定性能要求。

但是，就像鰭片一樣，隨著技術(shù)的進(jìn)步和特征尺寸的不斷減小，鰭片的寬度和間距將繼續(xù)縮小。

當(dāng)薄片的寬度幾乎等于厚度時(shí)，這些納米薄片將看起來更像“納米線”。

制造挑戰(zhàn)盡管納米片的概念很簡(jiǎn)單，但它給實(shí)際制造帶來了許多新挑戰(zhàn)。

一些制造挑戰(zhàn)源于結(jié)構(gòu)，而其他一些挑戰(zhàn)則與滿足PPAC縮放目標(biāo)所需的新材料有關(guān)。

具體而言，施工中的主要挑戰(zhàn)來自結(jié)構(gòu)的復(fù)雜性。

要制造GAA晶體管，首先必須交替使用Si和SiGe外延層形成超晶格并將其用作納米片結(jié)構(gòu)的基礎(chǔ)，然后將電介質(zhì)隔離層沉入內(nèi)部（用于保護(hù)源極） /漏極并確定柵極寬度），并通過蝕刻去除溝道的犧牲層。

在去除犧牲層之后留下的空間，包括納米片之間的空間，需要填充由電介質(zhì)和金屬制成的柵極。

未來的網(wǎng)格可能會(huì)使用新的金屬材料，其中鈷已進(jìn)入評(píng)估階段。

制造商還考慮了釕，鉬，鎳和各種合金。

不斷的進(jìn)步GAA晶體管最終將取代FinFET，并且其中的納米片將逐漸發(fā)展成納米線。

GAA結(jié)構(gòu)應(yīng)能夠應(yīng)用于計(jì)劃中當(dāng)前包括的所有高級(jí)流程節(jié)點(diǎn)。

從最早的平面結(jié)構(gòu)開始，晶體管體系結(jié)構(gòu)已取得了長(zhǎng)足的進(jìn)步，并有效地促進(jìn)了智能互連的發(fā)展，而這一切都是早期行業(yè)先驅(qū)者無法想象的。

隨著全封閉柵晶體管的問世，我們也熱切期望它為世界帶來更多驚人的最終用戶設(shè)備和功能。