物聯(lián)網(wǎng)（IoT）應(yīng)用的興起，除了為半導(dǎo)體制造商打開了新的市場機(jī)會外，還給集成電路（IC）的設(shè)計(jì)帶來了許多新的挑戰(zhàn)，尤其是越來越高的系統(tǒng)集成度。芯片（SoC）功能。
使IC設(shè)計(jì)人員面臨更加嚴(yán)峻的數(shù)字和模擬混合信號（Mixed Signal）電路驗(yàn)證（VerificaTIon）挑戰(zhàn)。 Cadence全球運(yùn)營，系統(tǒng)和驗(yàn)證業(yè)務(wù)集團(tuán)執(zhí)行副總裁黃小麗表示，物聯(lián)網(wǎng)應(yīng)用必須具有傳感，處理和連接能力，而SoC必須考慮體積小，成本低的前提。
功耗低，成本低。在上述功能的整合下，將面臨許多挑戰(zhàn)。
Cadence全球運(yùn)營與系統(tǒng)與驗(yàn)證業(yè)務(wù)集團(tuán)執(zhí)行副總裁黃曉麗表示，近年來，亞太地區(qū)芯片設(shè)計(jì)公司對驗(yàn)證工具的需求已大大增加。黃小麗進(jìn)一步解釋說，為了實(shí)現(xiàn)上述設(shè)計(jì)目標(biāo)，SoC開發(fā)人員必須使用高級流程。
但是，在高級過程設(shè)計(jì)中創(chuàng)建模擬功能極其困難。因此，許多大型芯片制造商（例如聯(lián)發(fā)科）已開始使用數(shù)字預(yù)失真（Digital Pre-DistroTIon）。
）和數(shù)字校準(zhǔn)（Digital CalibraTIon），它將許多模擬功能轉(zhuǎn)換為數(shù)字設(shè)計(jì)，從而減少了在高級過程節(jié)點(diǎn)上實(shí)現(xiàn)模擬電路的挑戰(zhàn)。不僅如此，越來越多的高級制造工藝設(shè)計(jì)規(guī)則也必須同時(shí)驗(yàn)證模擬和數(shù)字電路，以確保芯片功能的平穩(wěn)運(yùn)行。
結(jié)果，對混合信號驗(yàn)證的需求不斷增長，而藝華繼續(xù)投資于新技術(shù)。諸如最近提出的“實(shí)數(shù)建?！敝惖难芯亢烷_發(fā)已經(jīng)被廣泛應(yīng)用。
這項(xiàng)技術(shù)可以使設(shè)計(jì)人員在數(shù)字仿真環(huán)境中執(zhí)行模擬電路仿真，從而大大提高SoC驗(yàn)證效率。另一方面，億華也正在努力建立物聯(lián)網(wǎng)芯片設(shè)計(jì)所需的硅知識產(chǎn)權(quán)（IP）產(chǎn)品陣容，例如數(shù)字信號處理器（DSP），中高端模擬到數(shù)字等物聯(lián)網(wǎng)芯片轉(zhuǎn)換器（ADC）和數(shù)模轉(zhuǎn)換器（DAC）。
），以及高速接口。同時(shí)，我們致力于確保在使用宜華設(shè)計(jì)工具中的IP時(shí)，客戶能夠?qū)崿F(xiàn)最佳的集成設(shè)計(jì)。
黃曉麗指出，亞太地區(qū)的芯片供應(yīng)商長期以來一直更加關(guān)注設(shè)計(jì)實(shí)現(xiàn)（Design Implement）級別，并且在驗(yàn)證方面投入的資金相對較少。但是，隨著SoC設(shè)計(jì)復(fù)雜性的提高，芯片供應(yīng)商逐漸意識到驗(yàn)證的重要性。
畢竟，一旦發(fā)生錯(cuò)誤，就必須對其進(jìn)行重新處理，并且時(shí)間和成本負(fù)擔(dān)將越來越大。因此，在過去的兩年中，購買電子設(shè)計(jì)自動化（EDA）的驗(yàn)證工具的制造商數(shù)量已大大增加。